Aus- und Weiterbildung für das Design von Baugruppen

Aus FED-Wiki

Wechseln zu: Navigation, Suche

Inhaltsverzeichnis

Leitung

Gerhard Gröner

Aufgaben und Ziele

Kaum ein Bereich in der Elektronik war in den letzten Jahrzehnten so gewaltigen Veränderungen unterworfen wie der der Leiterplatte. Vom "Brett mit Löchern" zum Unterbringen und Verbinden einiger Bauteile bis zur beidseitig SMD-bestückten Mehrlagenplatte, die selbst als aktives Bauteil eine Rolle spielt, ging die Entwicklung und sie geht weiter. Mitarbeiter, die sich nach ihrer Berufsausbildung im elektromechanischen Bereich für dieses Feld interessierten, wurden und werden oft ohne weitere besondere Ausbildungsmaßnahmen mit der Aufgabe des Leiterplattendesigns betraut. Training by Job war und ist für sie angesagt, und da es bis heute keine regelrechte Ausbildung zum Leiterplattendesigner gibt, bildeten sie sich autodidaktisch weiter. Soweit sie dazu die Gelegenheit bekamen, besuchten sie Kurse, Tagesseminare oder innerbetriebliche Weiterbildungsmaßnahmen. Bei der wachsenden Anforderung ist dies nicht mehr ausreichend. Dazu kam, dass z.B. durch das Werben der EDA-Hersteller, deren Schulungen sich meist auf die Beherrschung der Werkzeuge beschränken, die fälschliche Meinung entstanden ist, durch die Automatisierung würden geschulte LP-Designer überflüssig. Diese haben bis heute keine einheitliche Berufsbezeichnung, werden Hardwareentwickler, Leiterplattenentwickler oder –Konstrukteure, Entflechter etc. genannt. Der FED, der sich bemüht, diese Situation zu ändern, nennt sie Leiterplattendesigner und entwickelt mit seinem Schulungskonzept auch ein Berufsbild für sie.


Schulungskonzept

Die Realisierung der Funktion einer elektronischen Baugruppe ist mit den Ideen, der Schaltungsentwicklung und den passenden Bauelementen längst nicht getan. Die Schaltung muss real, also körperlich aufgebaut werden. Die Leiterplatte ermöglicht dieses fertigungstechnisch überhaupt erst. Dabei ist die Wahl der richtigen Aufbau- und Verbindungstechnik von großer Bedeutung für Funktionalität, Herstellungskosten, Qualität und Betriebssicherheit. Die permanente Konfrontation mit höheren elektrischen Anforderungen, höheren Packungsdichten bei gleichzeitigem Zeit und Kostendruck wird sich fortsetzen. Immer mehr Funktionen werden auf einem Chip integriert, dabei nimmt die Zahl der für die Kommunikation nach außen notwendigen Anschlüsse auf kleinstem Raum ständig zu. Parallel werden konventionelle Bauteile weiter minimiert. Es wird immer wichtiger, die Entwicklungsverläufe effizienter zu gestalten, auf technische Veränderungen möglichst schnell zu reagieren, organisatorische Gegebenheiten diesen anzupassen, dies auch unter dem Gesichtspunkt der Standortfrage.

Der FED startete im März 1999 mit seinen stufenförmigen Kurssystem. Es begann mit dem Einwochenkurs, dem Grundkurs, heute Leiterplattendesignerkurs genannt. Im Jahre 2000 kamen zur Fortsetzung die dreitägigen Aufbaukurse I und II hinzu. Seit April 2001 werden die deutschsprachigen Prüfungen zum CID (Certified Interconnect Designer) des IPC durchgeführt, womit die erste Etappe der Wissens- und Qualitätsnachweise für Leiterplattendesigner erreicht war. Seit September 2002 ist mit dem Aufbaukurs III und der anhängenden Prüfung zum Zertifikat des FED-Designers, das die Prüfung zum CID+ (Advanced Certified Interconnect Designer) des IPC mit beinhaltet, die Palette vollständig. Seitdem gibt es auch die ersten zertifizierten FED-Designer, die gleichzeitig auch CID+ sind. Sie haben die erforderliche Anzahl der insgesamt 222 Fragen richtig beantwortet und sind somit im Besitz des ersten deutschen Wissens- und Qualitätsnachweises mit internationalem Anteil für LP-Designer.

Das FED-Schulungskonzept besteht aus den nachfolgenden Blöcken

Weitere Weiterbildungsmaßnahmen

Zur Umsetzung dieses Gedankens bereitet der FED deshalb eine weitere Weiterbildungsmaßnahme vor. Ergänzend zu den Leiterplatten-Designerkursen entstand ein 2-Tageskurs für CAM und Arbeitsvorbereitung (AV) in der Leiterplattenherstellung. Denn spiegelbildlich zu den Designern müssen auch die CAM- bzw. AV-Mitarbeiter beim Leiterplattenhersteller mehr über die vorangehende Arbeit der Entwickler/Designer und die nachfolgenden Arbeiten und Probleme in der Baugruppenfertigung wissen.

Baugruppenfertigung – egal ob Inhouse oder beim Dienstleister, national oder global - erfordert einheitliche Beurteilungsgrundlagen für die visuelle Überprüfung der Fertigungsqualität elektronischer Baugruppen. Der Kostendruck erlaubt mittlerweile keine betriebliche, und nur in sehr eingeschränktem Umfang nationale Normungsarbeit zur Erstellung der Arbeitsgrundlagen. Daher ist auch für kleine und mittlere Unternehmen eine stabile Basis für die Aus- und Weiterbildung der Mitarbeiter notwendig. Diese Basis für die visuelle Baugruppenprüfung bildet die Norm IPC-A-610. Unsere Schulung bietet zwei Möglichkeiten der Ausbildung:

Der FED betrachtet es als Aufgabe und Verpflichtung, durch Angebote zur beruflichen Aus- und Weiterbildung, durch die Bereitstellung praxisnaher Richtlinien und durch die Förderung des Erfahrungsaustausches einen wesentlichen Beitrag zur Wettbewerbsfähigkeit der Elektronikbranche zu leisten. Besonders für das Design der Baugruppen ist die FED-Design-Richtlinie eine wertvolle Hilfe.

Neue Qualifizierungsinitiativen

Für den FED ist es auch Aufgabe in und Verpflichtung durch Angebote zur beruflichen Aus- und Weiterbildung einen wesentlichen Beitrag zur Wettbewerbsfähigkeit der Elektronikbranche zu leisten. In diesem Bewusstsein wurde vom FED in Kooperation zwischen der Berufsbildenden Schule bbs-me in Hannover, Vertretern der Industrie der Anstoß zu einer neuen Qualifizierungsinitiative im Rahmen der Ausbildung zum Elektrotechnischen Assistenten/-inn gegeben. Nach einer Zusatzprüfung, die vom FED durchgeführt wird, werden die Absolventen ein Zertifikat zum Layouter erhalten. Aus der Auftaktveranstaltung hier die Vorträge:


Ein weiterer Schritt wurde erfolgreich vollzogen und abgeschlosen

Am 12.7.2007 wurden 8 Absolventen mit beruflichem Abschluss Elektrotechnische Assistentinnen und Assistenten (ETA/ bfe) einer Zusatzprüfung vom FED unterzogen. Alle 8 Kandidaten bestanden die Prüfung.

Im Rahmen einer Feierstunde am 16.07.2007 zur Abschlusszeugnisübergabe wurden den Schülern ein Zertifikat zum Zertifizierten Layouter nach FED-Standard überreicht. Als Ehrengabe erhielten die Schüler den Band der FED 22-02A (Designrichtlinie) als Anerkennung der gezeigten Leistungen. Ein Bericht der bbs/me, der im nächsten Jahrbuch der Schule erscheint, kann hier bereits eingesehen werden. Auch in der PLUS-Ausgabe 4/2007 ist darüber berichtet worden.


Das ist ein weiterer Meilenstein in einer nun zwei Jahre dauernden Entwicklung einer Grundausbildung für Fachkräfte rund um die Leiterplatte. Die Kickoff-Veranstaltung fand, wie oben geschrieben, am 12. Juni 2005 als Sondersitzung der FED-Regionalgruppe Hannover in der bbs|me der Region Hannover statt. Ein Team , dem ein Vertreter des FED, der Fachindustrie (Ilfa) und der Berufsschule (bbs|me) angehört, gestalteten während der 2 Jahre die neuen Lehrinhalte und bereiteten die Grundlagen für die Prüfung vor. Im Vorfeld der Abschlussprüfungen wurde in einer weiteren Sonderveranstaltung am 07.06.2007 der Regionalgruppe Hannover an der bbs/me in Hannover auf dieses Ereignis aufmerksam gemacht und den zahlreichen Teilnhemern die Wichtigkeit dieser Ausbildung dargelegt. Die Vorträge sind auf der FED-Homepage zu finden.

Auch im Jahre 2008 haben 11 Absolventen der berufsbildenden Schule in Hannover bbs m/e zusätzlich zu ihrer Ausbildung zum Elektrotechnischen Assistenten ( ETA ) eine Zusatzprüfung zum FED-zertifizierten Layouter abgelegt und erfolgreich bestanden. Die Elektronikpraxis berichtet darüber im Januar 2009.

Für die Zukunft wird diese Sonderausbildung in den Lehrplan der Schule für die Elektrotechnischen Assistent(innen)en eingebunden werden. Ein Entwurf des Lehrplanes wurde in einem Workshop mit Vertretern des Kultusministeriums, der Schule, der Industrie und des FED diskutiert und zum Abschluss einhellig festgestellt, dass mit dieser Maßnahme der richtige Weg eingeschlagen wurde.


FED-Kurse als Lehrinhalt an Hochschulen

Das auch an Hochschulen im Bereich Elektrotechnik Grundlagen für das Leiterplatten- und Baugruppendesign ergänzt und vertieft werden müssen zeigt die Durchführung von FED-Kursen an der Hochschule für Technik in Buchs, Schweiz. Ende 2008 haben bereits zum zweiten Male Studenten an dieser Zusatzausbildung teilgenommen. Als Abschluss wird die CID-Prüfung durchgeführt und die Teilnehmer erhalten nach erfolgreichem Bestehen das CID-Zertifikat. Von den Studierenden wird diese Zusatzausbildung als willkommen angenommen. Erst als Teil eines Vorlesungskurses gestartet, wird in Zukunft ein Wahlmodul angeboten.

Ein Artikel von Prof.Dr.Ing. Heinzelmann, NTB Interstaatliche Hochschule für Technik Buchs, Schweiz, schildert die Situation.

Persönliche Werkzeuge